CALL US

+86-574-8745-9965

+86-188-5806-1329

底栅型薄膜晶体管的栅极与介电层
来源: | 作者:id1506174 | 发布时间: 2023-09-06 | 1386 次浏览 | 分享到:

一、底栅结构


目前的液晶显示器广泛采用的是底栅结构。因为液晶显示的被动发光器件,即显示器背面需要一个背光源,在底栅结构中不透光的栅极金属层能很好地把来自背光的光遮挡住,避免光线照到硅岛上产生载流子而影响薄膜晶体管的关态电流特性。目前面板厂都广泛采用背沟道刻蚀结构,一方面是其电学特性能满足显示器的要求,另一方面该工艺在设计和技术上有所提升。

 

二、薄膜晶体管


薄膜晶体管(Thin Film TransistorTFT)是一种特殊类型的金属氧化物半导体场效应晶体管(MOSFET)通过沉积制成的薄膜有源的半导体层以及所述电介质层和金属在支撑触点(但不导电)基板。常见的基板是玻璃,因为TFT的主要应用是在液晶显示器(LCD)中。这不同于传统整体MOSFET晶体管,其中半导体材料通常是衬底,例如硅晶片。

基本结构:Gate(栅极)、Source(源极)、Drain(漏极)

Gate(栅极):电极,可以是金属,上图用的是重掺杂的Si,已经是导体了

Dielectric layer(介电层):理想情况下是绝缘体,在沟道与栅极间形成电容

Channel(沟道):半导体,电子流动的地方

S/D(源极漏极):两个电极,金属

三、介电层沉积


可以做介电层的材料有很多,Si工艺中最常用的就是SiO2。在工业界,为了适应有效沟道长度越来越小的要求,SiO2的厚度已经被迫减薄到几个纳米了。由于量子力学效应,电子会发生隧穿,产生沟道到栅极的漏电,削减源极漏极间的开电流。在不牺牲电容的情况下,为了让介电层变厚,只能换用高介电常数(high-k)的材料,比如Al2O3HfO2ZrO2等。但是Al3+Hf4+Zr4+有很大的可能性在高温工艺下扩散进Si,导致器件栅极天生带正电,影响开启电压和开启速度。所以换用high-k之后,交界面问题是主要聚焦研究的问题。

在硅上生长或淀积SiO2的主要方法是热学氧化和等离子增强化学气相沉积


3.1热学氧化(Thermal Oxidation


首先将准备氧化的硅片清洗干净,摆在石英舟上,放在卧式炉口烘干;然后将温度控制在900~1200℃的某一温度上;接着等氧化炉恒温后,通入氧化用气体,约10min后将空气排除,缓慢地将装有硅片的石英舟推入恒温区,在生长气体氛围下热氧化表面的Si就会被氧化成SiO2;最后热氧化后完成缓慢地将装有硅片的石英舟拖出,注意拉出速度要慢,以避免温度骤变带来的热应力过大。氧化层的深度和时间是非线性关系,越深越难被氧化。其中干氧氧化:通氧气高温加热。氧化层结构致密,均匀性和重复性好,掩蔽能力强,但是氧化速率慢。湿氧氧化:通水高温加热。氧化速率快,但是氧化层质量较差,结构疏松,薄膜致密性差



3.2等离子增强化学气相沉积(PECVD)


采用等离子体技术把电能耦合到气体中,激活并维持化学反应进行薄膜淀积的一种工艺方法。主要工艺过程:将准备好的衬底硅片放在基座上,关闭淀积室,开启真空泵对淀积室抽真空,同时通冷却循环水,基座升温;当真空和基座温度达到要求时,将反应气体通入淀积室,调整各种气体的进入和工作压力至适当,打开射频功率发生器并调整输出功率,气体辉光发电,薄膜淀积开始。


PECVD淀积室示意图